但是，隨著可編程器件由內(nèi)核限制（core-limited）變?yōu)橐�限制（pad-limited），成本公式開始向有利于fpga的方向傾斜。當(dāng)管芯尺寸完全由所需i/o引線的數(shù)目決定而不是由內(nèi)核的邏輯數(shù)量決定時，就出現(xiàn)了引線限制。這種情況發(fā)生時，可編程性的布線開銷對管芯尺寸將不會再有太大影響，從而對器件成本也不會再有太大影響。
許多標(biāo)準(zhǔn)器件（如assp和asic等）出現(xiàn)引線限制現(xiàn)象已經(jīng)有一段時間了。當(dāng)工藝尺寸小于0.5μ時，在一些較小的fpga器件上，第一次遇到了引線限制問題。
如今，低成本fpga正以基于90nm工藝技術(shù)實(shí)現(xiàn)的領(lǐng)先架構(gòu)引領(lǐng)工藝曲線。沿著工藝曲線的穩(wěn)步前進(jìn)，加上在更大尺寸晶片上越來越高的成品率，使得 fpga 成本大為降低。根據(jù)我們的計算，低成本fpga中每1000個邏輯單元（可編程器件中邏輯容量的一種標(biāo)準(zhǔn)測量方法）的成本自1998年以來已經(jīng)下降了30倍。
降低的器件成本，加上可編程性固有的吸引力，意味著許多系統(tǒng)設(shè)計人員在進(jìn)行設(shè)計決策時將會認(rèn)真地在fpga方案與固定功能分離器件方案之間進(jìn)行評估。同時隨著成本的繼續(xù)下降，現(xiàn)在fpga正在從成本及設(shè)計易用性、占用面積和功耗等方面取代各種分離邏輯和其他標(biāo)準(zhǔn)產(chǎn)品。
最新一代的低成本fpga器件系列還包含了平臺特性：對可提供高速dsp功能的嵌入式8位及32位處理器、嵌入式乘法器的支持，對差分信號、精密系統(tǒng)時鐘資源的內(nèi)置支持等等。利用這些特性可實(shí)現(xiàn)更高的系統(tǒng)集成度，從而為系統(tǒng)設(shè)計師提供潛在系統(tǒng)成本和功耗節(jié)省。
本文詳細(xì)描述了低成本fpga器件的一些發(fā)展趨勢，并給出了一個系統(tǒng)設(shè)計示例，說明在一個低成本fpga內(nèi)實(shí)現(xiàn)的邏輯集成節(jié)省了bom成本，從而使設(shè)計更容易，功率特性更好。
